如果输入信号状态从假改变到真,则输出信号状态会变为真或假。
描述
下图给出了脉冲的时序图和输出参数的信号状态。
图. 1
在下面 (图. 2) 所示的 SCL 程序例子中,输出 "invertOut" 在输入 "flag" 每次上升沿时发生反转。 输出信号 "invertOut" 状态只有在输入信号 "flag" 状态从假变为真时,才会由假变为真或由真变为假。
图. 2
也可以使用指令 "R_TRIG" (检测信号上升沿) 替代程序代码的第1行。
#R_TRIG_Instance |
(CLK :=#statIn, |
Q=>#aux); |
如果在功能块中使用 FB "R_TRIG" 为多重背景,则不需要背景DB作为一个沿标志位。
创建环境
图. 2 由 STEP 7 (TIA Portal) V13+SP1版本软件建立。
原创文章,作者:ximenziask,如若转载,请注明出处:https://www.zhaoplc.com/plc324117.html